Metas von Broadcom entworfener, von TSMC gefertigter KI-Chip erreicht Rechenzentren Anfang 2027

Meta Platforms plant, in der ersten Hälfte des Jahres 2027 mit der Installation einer neuen Generation eigener KI-Beschleuniger in seinen Rechenzentren zu beginnen, ein Schritt, der laut Unternehmen die Kosten und die Energie senken soll, die der Betrieb von Modellen über Facebook, Instagram und WhatsApp verursacht.

Zum Weiterlesen: TSMC meldet das sechste Rekordquartal in Folge, da die KI-Nachfrage das Angebot übersteigt · Taiwan will unerlaubte KI-Chip-Exporte nach China zur Straftat machen.

Der Chip ist der MTIA 450, Kodename Arke, und die dritte Generation von Metas MTIA-Reihe (Meta Training and Inference Accelerator). Meta entwirft ihn mit Broadcom und lässt ihn von TSMC fertigen, laut einem am 15. September 2026 veröffentlichten Bloomberg-Bericht. Die ersten zwölf Einheiten kamen am 1. September von TSMC, und frühe Ergebnisse lagen innerhalb von 2 bis 3 Prozent der Leistung, die Metas eigene Simulationen vorhergesagt hatten. Am ersten Testtag ließ das Team Modelle von Meta, DeepSeek und Alibaba auf dem Silicon laufen.

Dieses Detail ist wichtiger, als es zunächst scheint. Drei verschiedene Modellfamilien an Tag eins laufen zu lassen, darunter zwei außerhalb von Meta gebaute, ist ein frühes Signal dafür, dass der Chip über eine Reihe von Architekturen hinweg bewertet wird und nicht auf einen einzelnen internen Workload zugeschnitten ist. Die Genauigkeit der ersten Charge gegenüber der Simulation ist die Kennzahl, die Chip-Teams am genauesten beobachten, denn ein Design, das deutlich danebenliegt, erholt sich selten im Zeitplan. Bloomberg berichtete, die frühen Muster zeigten keine Designfehler, und merkte zugleich an, dass noch mehrere Monate Fehlersuche und Optimierung ausstehen und dass TSMCs Fertigungsausbeute noch hochläuft.

Zwölf Chips, ein Gigawatt

Die Schlagzeilenzahl in Metas Plan ist nicht die Größe der ersten Charge. Es ist die Größenordnung, zu der sich das Unternehmen als Nächstes verpflichtet hat.

Meta gibt an, sich über einen Zeitraum von 12 Monaten zu mehr als 1 Gigawatt der Chips verpflichtet zu haben, gemessen an der Leistungsaufnahme, und erwartet, dass sich der Rollout danach beschleunigt. Leistung ist die praktische Rechnungseinheit für einen Rechenzentrumsbetreiber, weil sie direkt abbildet, wie viel Grundfläche, Kühlung und elektrische Kapazität ein Einsatz verbraucht. Ein Gigawatt eigener Beschleuniger über ein Jahr ist eine Verpflichtung, die groß genug ist, Metas Lieferkette zu prägen, kein Pilotprojekt.

Die Zahl steht innerhalb eines weit größeren Ausbaus. Reuters berichtete im Juli 2026, dass Meta seine gesamte Rechenkapazität bis 2027 auf 14 Gigawatt etwa verdoppeln will, von rund 7 Gigawatt in diesem Jahr. Die eigenen Chips sind ein Teil dieser Erweiterung, neben zugekauften GPUs.

Wofür Arke gebaut ist und wofür nicht

MTIA 450 ist für Allzweck-Inferenz ausgelegt, die Arbeit, ein trainiertes Modell laufen zu lassen, um Antworten zu erzeugen, und nicht für Aufgaben, die nahezu sofortige Reaktionszeiten verlangen. Metas eigener technischer Beitrag vom März 2026 erklärt die Begründung: Speicherbandbreite ist der wichtigste Einzelfaktor für die Leistung von Generativer-KI-Inferenz, weshalb Meta die Bandbreite des Hochbandbreitenspeichers vom vorherigen MTIA 400 auf den 450 verdoppelte und auf Inferenz abgestimmte Niedrigpräzisions-Datentypen einführte. Diese Bandbreite beschrieb das Unternehmen als „viel höher als die bestehender führender kommerzieller Produkte“.

Der nächste Chip geht weiter. Meta zufolge steigert MTIA 500 die HBM-Bandbreite um weitere 50 Prozent gegenüber dem 450, erhöht die HBM-Kapazität um bis zu 80 Prozent und steigert den MX4-Durchsatz um 43 Prozent. Er nutzt eine 2x2-Anordnung kleinerer Compute-Chiplets, umgeben von mehreren HBM-Stapeln und zwei Netzwerk-Chiplets. MTIA 450 ist für den Masseneinsatz Anfang 2027 vorgesehen; MTIA 500 für den Masseneinsatz im Laufe von 2027.

Die Spezifikationen sind ein direkter Ausdruck des Workloads. Empfehlungs- und Ranking-Modelle, die Metas Feeds seit Jahren versorgen, sind speichergebundene Probleme, und die generative Inferenz ist mit dem Wachstum der Modelle ebenfalls dazu geworden. Ein Chip, der sein Silicon-Budget für Speicherbandbreite und aggressive Niedrigpräzisions-Mathematik ausgibt, ist für das Serving optimiert, nicht für die rechenintensive Arbeit des Trainings neuer Frontier-Modelle. Meta hat erklärt, die MTIA-Reihe sei nicht für das Training der größten Sprachmodelle gedacht, und eine unabhängige Berichterstattung auf den Hot Chips im August beschrieb den MTIA 400 als primär auf LLM-Training ausgerichtet, merkte jedoch an, dass Nvidias und AMDs GPUs für diese Aufgabe besser geeignet bleiben, wie The Register berichtete.

Warum Inferenz, und warum Olympus gestrichen wurde

Metas Fokus auf Inferenz ist eine bewusste Verengung. Das Unternehmen hatte auf einen Chip mit dem Kodename Olympus hingearbeitet, der sowohl Training als auch Inferenz übernehmen sollte, und verwarf diese Anstrengung, um sich auf reine Inferenz-Designs zu konzentrieren. Die Kosten waren ein wesentlicher Faktor.

„Wenn man anfängt, Gigawatt um Gigawatt an Kapazität aufzubauen, kümmert man sich wirklich um die Kosten“, sagte Yee Jiun Song, Metas Vice President of Engineering, zu Bloomberg. Ein Chip, der sowohl Training als auch Inferenz leisten könne, sei womöglich rund 30 Prozent teurer, eine Lücke, die er in dieser Größenordnung „völlig inakzeptabel“ nannte.

Die Rechnung hinter dieser Aussage ist einfach. Bei Gigawatt-Mengen summiert sich ein Aufpreis von 30 Prozent pro Chip zu einer enormen Summe, und ein Bauteil, das bei zwei Aufgaben nur ausreichend ist, kann gegen ein Bauteil verlieren, das bei einer exzellent ist. Die Aufteilung der Roadmap erlaubt es Meta, für das Training Merchant-GPUs zu kaufen, wo sich Workloads und Modellarchitekturen am schnellsten bewegen und Flexibilität am wichtigsten ist, und eigenes Silicon für die gleichmäßige, volumenstarke Inferenz zu nutzen, die nach vorhersehbaren Mustern läuft. Das ist dieselbe Aufteilung, auf die Amazon, Google und Microsoft mit unterschiedlicher Gewichtung zulaufen.

Astrid ist einen Monat von der Fertigstellung des Designs entfernt

Der Chip nach Arke ist auf dem Papier schon nah. Meta erwartet, dass MTIA 500, Kodename Astrid, seine Designarbeit in etwa einem Monat abschließt und bis Ende 2027 in Rechenzentren einzieht, mit einem breiteren Einsatz als Arke. Bloomberg berichtete, Astrid sei für eine breitere Nutzung gedacht, was darauf hindeutet, dass Meta erwartet, dass er eine höhere Messlatte bei der Leistung pro Dollar überschreitet.

Nach Astrid will Meta die Aufmerksamkeit auf Geschwindigkeit und Durchsatz verlagern, und TrendForce merkte an, dass Glasfaser-Verbindungstechnologie weitere Leistungsgewinne beitragen könnte. Die Kadenz selbst ist eine Strategie: Meta veröffentlicht MTIA-Generationen in Abständen von ungefähr sechs Monaten, schneller als der jährliche oder langsamere Rhythmus, der für Merchant-KI-Chips typisch ist, sodass es Erkenntnisse aus einer Generation schnell in die nächste einfließen lassen kann. Meta hat diesen „Geschwindigkeits“-Ansatz als Weg beschrieben, das Silicon mit schnelllebigen Modellarchitekturen in Einklang zu halten.

Die Welle aus eigenem Silicon, auf die Meta aufspringt

Meta baut nicht im luftleeren Raum. Jeder große Hyperscaler und mehrere KI-Labore entwerfen heute eigene Beschleuniger für die Workloads, die ihre Rechenzentren dominieren, ein Wandel, der sich seit einem Jahrzehnt aufbaut.

Googles TPU ist das älteste und ausgereifteste Programm, inzwischen in der achten Generation. Amazon betreibt Trainium für das Training und Inferentia für die Inferenz, verkauft als mietbare Cloud-Instanzen. Microsofts Maia 200, ein auf Inferenz ausgerichtetes Bauteil im 3-Nanometer-Prozess von TSMC, läuft innerhalb von Azure. OpenAI stellte im Juni 2026 zusammen mit Broadcom seinen ersten eigenen Chip mit dem Kodename Jalapeño vor, ein reines Inferenz-Design, das bis Ende 2026 eingesetzt werden soll.

Broadcom steht hinter mehreren dieser Anstrengungen. Das Unternehmen entwirft Chips gemeinsam für Google, Meta und OpenAI, und Branchenanalysten schätzen seinen Anteil am Markt für Custom-Beschleuniger-Design auf nahezu 70 Prozent. In der Praxis bedeutet das: Die Welle aus eigenem Silicon ist weniger die Geschichte von Unternehmen, die allein agieren, als die einer kleinen Zahl von Designpartnern, einer dominierenden Foundry und einer Handvoll Speicherzulieferer, die sich zu einer neuen Art von Lieferkette zusammenschließen. Alle großen Programme, Metas eingeschlossen, fertigen bei TSMC, wie Tom's Hardwares Überblick über die Landschaft anmerkt.

Die Speichermauer

Diese gemeinsame Abhängigkeit verweist auf die Einschränkung, die am meisten zählen dürfte. Jede MTIA-Generation stützt sich stark auf Hochbandbreitenspeicher, und HBM ist derzeit der knappste Einsatzstoff in der KI-Lieferkette.

Die Knappheit ist kein vorübergehender Ausschlag. Eine Forschungsarbeit von CSIS beschrieb im September 2026 eine globale Speicherknappheit, die voraussichtlich bis 2027 und möglicherweise bis 2028 anhalten wird, getrieben durch die Konzentration der HBM-Produktion auf drei Zulieferer und die langen Vorlaufzeiten für den Bau neuer Fabs. J.P. Morgan Global Research schätzte, dass die DRAM-Preise vom Beginn des Jahres 2024 bis Ende 2026 um mehr als 400 Prozent steigen würden, und Meta selbst erhöhte seine Investitionsprognose um 10 Milliarden Dollar und nannte höhere KI-Hardware- und Speicherkosten als Grund.

Metas Ingenieure haben sich offen zu diesem Risiko geäußert. Song sagte gegenüber CNBC Anfang dieses Jahres, das Unternehmen sei „absolut besorgt über die HBM-Versorgung“, betonte jedoch, es sei genug gesichert worden, um die geplanten Einsätze zu unterstützen, wie TrendForce im März berichtete. Meta hat langfristige Vereinbarungen mit Samsung Electronics für Speicher, Sandisk für Flash-Speicher und Sumitomo Electric für Glasfaserausrüstung unterzeichnet, laut der Reuters-Einsicht in ein internes Memo. Einen Chip um HBM herum zu entwerfen, ist die eine Wette; genug davon zu einem erträglichen Preis zu bekommen, eine andere.

Der Nvidia-Vergleich und warum er unbelegt ist

Meta erhebt eine große Behauptung darüber, wo sein Silicon steht. Das Unternehmen gibt an, die Chips könnten KI-Modelle effizienter ausführen als „was auch immer Nvidia gerade ausliefert“, eine Formulierung, die sowohl Bloomberg als auch TrendForce Meta zuschrieben.

Diese Behauptung ist unbelegt. Meta hat keine direkten Benchmarks gegen Nvidias aktuell ausgelieferte Teile veröffentlicht, und „effizienter“ ist keine standardisierte Kennzahl. Sie könnte sich auf Leistung pro Watt, Kosten pro Token, Durchsatz pro Rack oder eine Kombination davon beziehen, und die Antwort kann je nach Workload unterschiedlich ausfallen. Eigenes Silicon hat eine lange Geschichte damit, die vorherige Generation von Nvidia-Hardware zu schlagen und bei der reinen Leistungsfähigkeit hinter der aktuellen zurückzubleiben, und der faire Vergleich hängt davon ab, welche Modelle, Batch-Größen und Präzisionsformate verwendet werden. Solange es keine unabhängigen Tests gibt, sollte die Behauptung als Positionierung eines Anbieters gelten und nicht als gemessenes Ergebnis.

Dennoch gibt es einen strukturellen Grund, in bestimmten Fällen echte Gewinne zu erwarten. Ein Chip, der nur für Inferenz gebaut ist, kann die Allgemeinheit entfernen, die eine Merchant-GPU mit sich tragen muss, und Meta kontrolliert seinen eigenen Serving-Stack, seine Compiler und seinen Workload-Mix. Unternehmen, die ihren Verkehr genau kennen, können Einsparungen erzielen, die ein Allzweck-Bauteil nicht erreichen kann. Die offene Frage ist, wie viel von der Behauptung den Kontakt mit Metas vollständigem Produktions-Workload übersteht.

Was zu beobachten ist

Drei Dinge werden zeigen, ob Metas Chip-Programm das Versprechen einlöst, das es gibt.

Das erste ist, ob die Simulationslücke von 2 bis 3 Prozent hält, wenn Meta von einem Dutzend Engineering-Mustern zur Serie übergeht. Engineering-Muster schmeicheln einem Design; Serienausbeute, thermisches Verhalten im Rack-Maßstab und Software-Reife neigen dazu, die Lücke zu verkleinern oder zu vergrößern, und Meta hat erklärt, dass noch mehrere Monate Fehlersuche und Optimierung ausstehen.

Das zweite ist die HBM-Versorgung. Metas Einsatzziel ist in Gigawatt angegeben, seine Chips jedoch in Speicherbandbreite, und beides ist miteinander verbunden. Bleibt qualifizierter HBM bis 2027 knapp, kann selbst ein starker Chip durch das begrenzt werden, was ihn umgibt.

Das dritte ist, ob Astrid im Zeitplan landet. Eine Designfertigstellung in etwa einem Monat und ein Einsatz bis Ende 2027 sind eine ehrgeizige Abfolge, und die Verzögerung einer einzigen Generation reicht aus, um die Kadenz zurückzusetzen, die Metas Ansatz seinen Vorsprung gibt. Nvidia liefert unterdessen weiterhin seine eigenen Next-Generation-Plattformen aus, sodass der Vergleich, zu dem Meta einlädt, weiter öffentlich geprüft wird.

Vorerst sind die belegten Fakten enger als der Ehrgeiz. Meta hat einen Inferenz-Chip der dritten Generation in der Testphase, zwölf Einheiten in der Hand, eine Verpflichtung über 1 Gigawatt und einen Nachfolger im Design. Ob die Wirtschaftlichkeit folgt, ist der Teil, der 2027 geklärt wird.

Titelbild: eine Luftaufnahme von Metas Hauptsitz in Menlo Park, Kalifornien, von InvadingInvader (CC BY-SA 4.0) via Wikimedia Commons, auf 16:9 zugeschnitten.