Chinas CXMT erreicht 11,95-nm-DRAM ohne ASMLs EUV-Werkzeuge

Der chinesische Speicherhersteller ChangXin Memory Technologies erklärte am 20. September 2026, seine DRAM-Plattform der fünften Generation namens G5 sei in die Massenproduktion gegangen, und zwei darauf basierende 24-Gigabit-LPDDR5X-Produkte würden bereits ausgeliefert. Das Unternehmen verkündete den Meilenstein auf der World Manufacturing Convention 2026 in Hefei, der ostchinesischen Stadt, in der es seinen Sitz hat.

Zum Weiterlesen: SK hynix meldet Rekordquartal mit 104,62 Billionen Won, während HBM4 anläuft · Samsungs Gewinn überschritt erstmals 100 Billionen Won dank KI-Speicher.

Die entscheidende Behauptung ist nicht die Zahl der Bits, sondern das Verfahren. CXMT zufolge erreicht G5 mit selbstjustierendem Vierfach-Patterning einen Halbspalt von 11,95 Nanometern in der aktiven Fläche seines Speicherarrays, ein Weg, der ASMLs EUV-Lithografieanlagen nicht benötigt. Chinesische Chiphersteller sind seit 2023 durch die von den USA angeführten Exportkontrollen von diesen Werkzeugen abgeschnitten, und die Annahme hinter den Kontrollen war, dass das Verbot die Fertigung fortschrittlicher Speicher zurückhalten würde. CXMTs eigene Ankündigung beschreibt die Plattform als Schließen der Lücke zu den fortschrittlichsten Speichertechnologien in der Volumenproduktion.

Was CXMT tatsächlich angekündigt hat

Bei den beiden neuen Produkten handelt es sich um 24-Gigabit-LPDDR5X-Dies, eines in einem 496-Ball-Gehäuse und eines in einem 245-Ball-Gehäuse, gedacht für Mittelklasse- und Flaggschiff-Smartphones sowie andere tragbare Geräte. Mit 24 Gigabit fasst ein einzelner Die 3 Gigabyte, was CXMT zufolge 50 Prozent mehr Daten sind als beim vergleichbaren Bauteil der vorherigen Generation.

Neben dem Dichtegewinn meldete CXMT mehrere Prozessänderungen. Das Seitenverhältnis des Kondensators im Speicherarray erreicht 45:1, gestützt auf einen neu gestalteten Prozessablauf und neue Materialien. Die Plattform nutzt einen für DRAM optimierten High-k-Metal-Gate-Prozess, der CXMT zufolge die Höhe des Kern-Zellenarrays auf 6.762 Nanometer senkte. Das Unternehmen erklärte außerdem, es habe ein Digital-Twin-System über seine bestehenden Prozessmodule gebaut, um Entwicklungszyklen zu verkürzen.

Die folgenreichste Zahl für die Kosten ist die Dichte. CXMT zufolge stieg die Zahl der pro Wafer gefertigten Dies, umgerechnet auf eine 8-Gigabit-Basis, um mindestens 50 Prozent gegenüber seiner vierten Generation. TrendForce nannte dieselbe Zahl und wies darauf hin, dass mehr Dies pro Wafer sowohl die Energieeffizienz als auch die Kosten pro Chip verbessern.

Diese Unterscheidung sollte man festhalten. Die Wirtschaftlichkeit eines Speicherherstellers hängt davon ab, wie viele dieser Dies gut sind, und weder CXMT noch die Analysten, die seine Ankündigung zusammenfassten, veröffentlichten eine Ausbeutezahl. Der Dichtegewinn ist real und bedeutsam, aber er ist ein Input der Kostenrechnung, nicht das fertige Ergebnis.

Dieselbe Vorsicht gilt für die 11,95-Nanometer-Zahl. Sie misst den Halbspalt der aktiven Fläche, eine bestimmte Struktur innerhalb des Speicherarrays. Samsung, SK Hynix und Micron vermarkten ihre Prozesse mit gerundeten Markenbezeichnungen wie 12-Nanometer-Klasse, und diese Namen lassen sich nicht sauber auf CXMTs Messung übertragen. Wie die Seoul Economic Daily anmerkte, sind die beiden Arten von Zahlen schwer direkt zu vergleichen.

Warum Vierfach-Patterning die ganze Geschichte ist

Die extrem ultraviolette Lithografie druckt sehr feine Strukturen in einem einzigen Durchgang. Ohne sie erreichen Hersteller kleinere Dimensionen, indem sie dieselbe Schicht mehrfach belichten und ätzen, eine Technik namens Multiple Patterning. Vierfach-Patterning, selbstjustierend oder nicht, macht das vier Mal.

Die Kompromisse sind gut verstanden. Jeder zusätzliche Durchgang fügt Prozessschritte, Zeit und Gelegenheiten für Defekte hinzu, weshalb Vierfach-Patterning pro Wafer teurer ist als eine einzelne EUV-Belichtung. Der Gewinn ist, dass es mit den Deep-Ultraviolet-Werkzeugen funktioniert, die chinesische Fabs noch kaufen können. CXMTs G5-Plattform ist ein Beleg dafür, dass die durch Exportkontrollen gesetzte Obergrenze höher liegt als von den Architekten der Kontrollen angenommen, auch wenn der Weg langsamer und kostspieliger ist.

Der Speichermarkt ist der Ort, an dem das am meisten zählt. DRAM ist ein Massengut mit dünnen Margen und enormem Kapitalbedarf, und es wurde jahrelang von drei Anbietern beherrscht. CXMT, 2016 mit Unterstützung der Stadtregierung von Hefei gegründet, tauchte vor vier Jahren in den globalen Ranglisten kaum auf. Daten von Counterpoint Research, die in der Berichterstattung über den Start zitiert wurden, setzen seinen Anteil am weltweiten DRAM-Umsatz im zweiten Quartal 2026 auf nahezu 10 Prozent an, nach rund 4 Prozent ein Jahr zuvor, womit es der viertgrößte Speicherhersteller der Welt ist. Allein Samsung hält knapp 38 Prozent, während SK Hynix und Micron den Rest der obersten Kategorie füllen.

Der Speicherpreis-Schock, den G5 nicht löst

Der Start fällt mitten in eine echte Angebotsknappheit. Betreiber von Rechenzentren kaufen High-Bandwidth-Speicher für KI-Server, und die Hersteller haben Kapazität zu diesen margenstärkeren Bauteilen und weg vom Massen-DDR5 verschoben. Das Ergebnis war ein scharfer Anstieg der Speicherpreise im Handel. Gängige 32-GB-DDR5-6000-Kits kosten heute 400 bis 480 $, und 16-GB-Module, die im September 2025 unter 10 $ kosteten, haben sich ein Jahr später in Richtung 30 $ bewegt.

TrendForce meldete, dass der Umsatz der weltweiten DRAM-Industrie im zweiten Quartal 2026 gegenüber dem Vorquartal um 59,5 Prozent sprang, während der Kapazitätsausbau hinter dem Nachfragewachstum zurückblieb. Micron setzte im Juli den Spatenstich für eine 9,3 Milliarden Dollar teure Fab, um Kapazität hinzuzufügen, doch diese Anlage wird erst 2028 einen Chip ausliefern.

CXMTs erste G5-Produkte lindern diesen Druck nicht. Es sind mobile LPDDR5X-Bauteile für Telefone, nicht die Desktop- und Server-DDR5-Module, bei denen die Preise gesprungen sind, und CXMTs Gesamtvolumen bleibt klein neben Samsung oder SK Hynix. Ein vierter glaubwürdiger Anbieter, der die Produktion hochfährt, verändert die langfristige Rechnung zur Speicherknappheit, aber er verändert nicht die Preise dieses Quartals.

Die Exportkontrollen, um die herum G5 gebaut wurde

Den Hintergrund der Ankündigung bildet eine Reihe von Beschränkungen, die die Vereinigten Staaten, die Niederlande und Japan ab 2023 verschärften. ASML ist das einzige Unternehmen, das EUV-Lithografieanlagen baut, und diese Werkzeuge sind der direkteste Weg zu den kleinsten Strukturen auf einem Wafer. Sie chinesischen Herstellern vorzuenthalten sollte den Fortschritt an der Spitze bremsen, und ein großer Teil der Debatte seither ging davon aus, dass es das tun würde.

Das Vierfach-Patterning ist der Ausweg, der diese Annahme fragwürdig macht. Es ist keine neue Idee: Chiphersteller nutzten Multiple Patterning, um Deep-Ultraviolet-Werkzeuge durch mehrere Generationen zu bringen, bevor EUV kam, und die Technik ist gut verstanden. Neu ist, sie in dieser Dichte in der Massenfertigung von Speicher anzuwenden, wo die Kosten pro Bit entscheiden, ob ein Produkt konkurrenzfähig ist. SAQP erhöht die Zahl der Prozessschritte und das Defektrisiko, sodass CXMTs Behauptung ebenso auf Fertigungsdisziplin beruht wie auf dem Patterning-Trick selbst.

Die strategische Logik wirkt in beide Richtungen. Für Peking verringert ein heimischer Speicherhersteller, der fortschrittliche Dichten ohne verbotene Ausrüstung erreichen kann, die Abhängigkeit von Exportkontrollen und gibt chinesischen Geräteherstellern eine lokale Bezugsquelle. Für Washington verkompliziert die Ankündigung eine Politik, die sich teils mit der Vorstellung rechtfertigte, das Abschneiden von EUV würde eine feste Obergrenze für die chinesische Leistungsfähigkeit setzen. Ein langsamerer, kostspieligerer Weg zur selben Dichte bleibt ein Weg.

Was zu beobachten ist

Zwei Fragen werden entscheiden, wie viel G5 bedeutet. Die erste ist die Ausbeute. Kann CXMT seinen Dichtevorteil in wettbewerbsfähige Ausbeuten im Volumen umsetzen, verbessert sich die Kostenrechnung schnell, und das Unternehmen wird zu einem ernsteren vierten Anbieter. Erweist sich der Vierfach-Patterning-Weg als zu defektanfällig, übersetzt sich der Dichtegewinn womöglich nicht in Marge.

Die zweite ist, wohin CXMT die Plattform als Nächstes lenkt. LPDDR5X für Telefone ist ein großer Markt, doch der strategische Preis ist der Speicher für Rechenzentren, wo Nachfrage und Preise am stärksten sind. TrendForce merkte an, dass CXMT kürzlich die Massenproduktion von LPDDR6 und ein Debüt im Xiaomi 18 Fold angekündigt hat, was nahelegt, dass das Unternehmen an mehr als einer Front voranschreitet.

Auch hier gibt es ein breiteres Signal. Jahrelang ging die Debatte über Exportkontrollen davon aus, dass das Blockieren des EUV-Zugangs chinesische Speicherhersteller auf einem festen technischen Niveau halten würde. CXMTs G5 widerlegt diese Logik nicht so sehr, wie es sie verkompliziert. Ein langsamerer, teurerer Weg zu fortschrittlichem Speicher bleibt ein Weg, und das Unternehmen hat staatliche Unterstützung und einen Binnenmarkt, der groß genug ist, ihn aufzunehmen.

Die Rivalen werden die Ankündigung als Warnung lesen, nicht als unmittelbare Bedrohung. Samsung, SK Hynix und Micron kontrollieren weiterhin das obere Ende und die profitabelsten Teile des Markts, und die DDR5-Knappheit ist ein Preisproblem, das nur neue Kapazität lösen wird. Doch ein glaubwürdiger vierter Marktteilnehmer bei 11,95 Nanometern verändert, wie die Branche ihre Investitionen für die nächsten Jahre plant, und untergräbt ein Stück gängiger Weisheit, auf die sich Washington verlassen hatte.

Cover: Wikimedia-Commons-Foto eines DRAM-Speichermoduls von Mister rf (CC BY-SA 4.0).