Intel hat eine Million High-NA-Wafer belichtet, und seine Rivalen übernehmen nun seinen Standard

Auf der SPIE Photomask Technology and EUV Lithography Conference in Monterey, Kalifornien, nutzten Intel Foundry und ASML dieselbe Bühne für eine ungewöhnlich konkrete Behauptung: Intel hat inzwischen mehr als eine Million 300-Millimeter-Wafer auf ASMLs High-NA-EUV-Scannern verarbeitet. Nach ASMLs eigener Rechnung sind das rund drei Viertel aller High-NA-Wafer, die die gesamte Industrie jemals belichtet hat.

Zum Weiterlesen: EUV-Lithografie, erklärt: Wie die Chipindustrie bei 13,5 Nanometern druckt · Intels Rechenzentrums-Umsatz steigt um 78 Prozent, die Aktie fällt um 28,58 Prozent.

Die Zahl ist kumulativ und bewusst weit gefasst. Sie umfasst Intels Forschungs- und Entwicklungsarbeit, Tool-Zertifizierungsläufe und Serienproduktion, eine Unterscheidung, die die gemeinsame Ankündigung nicht verbarg. Nur ein Teil dieser Wafer ist kommerzielles Produkt: ausgewählte Schichten auf einer Teilmenge der Intel-Core-Ultra-Prozessoren der Serie 3, mit dem Codenamen Panther Lake, gefertigt im 18A-Prozess des Unternehmens. Dennoch rückt der Meilenstein High-NA-EUV von einer Laborneuheit zu etwas, das einem Fabrikarbeitspferd näher kommt, und er fiel damit zusammen, dass sich Intels zwei engste Rivalen öffentlich der Richtung anschlossen, die Intel seit mehr als drei Jahren vorantreibt.

TechRadar berichtete über die Ankündigung zusammen mit ASMLs eigenen Zahlen von der SEMICON Taiwan Anfang September: Die High-NA-Systeme der EXE-Serie des Unternehmens hätten gemeinsam mehr als 1,35 Millionen Wafer belichtet, wobei zehn Systeme bei vier Kunden liefen und drei weitere ausgeliefert oder installiert würden. Intels Anteil an dieser Summe beläuft sich auf etwa 74 Prozent.

Eine Maschine, die so viel kostet wie eine kleine Fab

High-NA-EUV ist der nächste Schritt über die standardmäßige EUV-Lithografie hinaus, die seit einem Jahrzehnt die Spitzenfertigung von Chips definiert. Die „hohe numerische Apertur" bezeichnet eine größere Öffnung, die mehr Licht sammelt, wodurch ein Scanner feinere Strukturen in einem einzigen Durchgang drucken kann, statt eine Schicht auf mehrere Belichtungen aufzuteilen. Das ist das Versprechen, und es hat seinen Preis: Die Maschinen kosten bis zu 350 Millionen US-Dollar pro Stück, und das Ökosystem um sie herum (Masken, Lacke, Messtechnik und Handhabungsgeräte) muss für die größere Optik neu aufgebaut werden.

Intels Flotte ist klein und spezialisiert. Das Unternehmen betreibt zwei ASML Twinscan EXE:5000-Forschungssysteme und mindestens einen EXE:5200B-Produktionsscanner, den es 2025 als erster Kunde installierte und zertifizierte. Der EXE:5200B bietet einen Durchsatz von 175 Wafern pro Stunde im Single-Exposure-Modus und eine Overlay-Genauigkeit von 0,7 Nanometern sowie eine bessere Verfügbarkeit als das ursprüngliche Tool. Intels kumulative Waferzahl stieg laut TechTimes von rund 30.000 Wafern Ende Februar 2025 auf mehr als eine Million in etwa 19 Monaten.

Dieser Hochlauf ist die Substanz hinter einer Behauptung, die Intel wiederholt und bislang etwas einsam aufgestellt hat: das einzige Unternehmen zu sein, das High-NA-Lithografie für ein ausgeliefertes Produkt einsetzt. Die gemeinsame Mitteilung mit ASML merkt an, dass Overlay, Durchsatz und Verfügbarkeit die Erwartungen von Intel Foundry erfüllten und dass 18A-Produkte, die High-NA für ausgewählte Schichten nutzen, die mit ASMLs älterer NXE-Plattform erzielte Leistung erreichten oder übertrafen. Für ein Unternehmen, das in den vergangenen Jahren im KI-Wettrennen vielerorts abgeschrieben wurde, ist der Lithografie-Vorsprung einer der wenigen Vorteile, die es nennen kann und die Konkurrenten nicht schnell aufholen können.

Der Maskenstandard ist der eigentliche Preis

Die folgenreichere Nachricht kam möglicherweise einen Tag früher. Am 7. September kündigten ASML und TSMC gemeinsam eine Brancheninitiative an, das Photomaskenformat vom heutigen 6-Zoll-Standard auf ein 12-Zoll-Format (6×12) umzustellen, das für High-NA-EUV gebaut ist. Der Plan zielt auf eine 12-Zoll-Masken-Pilotlinie bis 2031 und volle High-NA-Lithografie-Bereitschaft für die Fertigung fortschrittlicher Nodes bis 2033.

Seit mehr als drei Jahren hatte Intel diese Kampagne unter den Herstellern von High-Volume-Logik weitgehend allein angeführt und dabei mit ASML, Maskenlieferanten, EDA-Anbietern und Materialfirmen an den Standards und der Infrastruktur gearbeitet, die ein größeres Maskenformat erfordern würde. TSMCs formelle Beteiligung verändert die Rechnung. Wie The Herald Business es formulierte, hat sich der weltweit dominierende Auftrags-Chiphersteller nun öffentlich zu demselben Ziel bekannt, ein Signal, dass das 12-Zoll-Format nötig ist, um High-NA für die dichtesten Schichten im KI-Zeitalter voll auszuschöpfen, eine Schlussfolgerung, zu der Intel Jahre früher gelangt war.

Eine größere Maske klingt nach einem inkrementellen Detail. Ist sie nicht. Eine Photomaske ist die Schablone, die eine Schaltungsschicht auf einen Wafer strukturiert; die Größe dieser Schablone bestimmt, wie viel von einem Chip-Layout auf einmal gedruckt werden kann. Der aktuelle 6×6-Zoll-Standard zwingt Chiphersteller, mehrere Belichtungen zu „stitchen", um ein volles Feld abzudecken, ein Workaround, der Komplexität und Ausbeuterisiko erhöht. Der Wechsel zu 6×12 würde einen Großteil dieses Stitchings überflüssig machen, erfordert aber das Ersetzen oder erhebliche Modifizieren von Maskenrohlingen, Depositions- und Ätzwerkzeugen, Inspektions- und Messtechnik, Pellikeln, Maskenschreibern, Reinigungssystemen und Handhabungsrobotern in der gesamten Lieferkette. ASMLs aktuelle Roadmap für seine EXE-Scanner bis 2033 ist um das bestehende Format herum konzipiert, und weder ASML noch Intel haben öffentlich bestätigt, dass ausgelieferte Tools nachgerüstet werden können.

Deshalb zählt TSMCs Unterschrift. Standards entstehen nur, wenn die größten Käufer sie verlangen, und TSMC ist der größte Käufer. Die Initiative setzt der gesamten Ausrüstungsindustrie faktisch eine Frist zur Konvergenz, mit 2033 als frühestem Datum, an dem der Standard beginnen könnte, die Produktionsökonomie umzuformen.

Drei Roadmaps, eine Richtung

Die Ankündigungen zeichneten nach, wie unterschiedlich die drei großen Hersteller an die Technologie herangehen. Intel ist am weitesten und setzt High-NA heute in der Produktion ein. TSMC legte konkrete Pläne vor, High-NA ab 2030 in der Massenproduktion fortschrittlicher Prozesse einzusetzen, ein leichter Rückzug von früherem Wortlaut, der auf 2029 gedeutet hatte, und im Einklang mit seiner erklärten Überzeugung, dass Multi-Patterning mit bestehenden 0,33-NA-EUV-Tools seine Roadmap bis zu seinen A13- und A12-Nodes um 2029 tragen kann. Samsung wiederum erklärte, es wolle als erstes Unternehmen der Branche High-NA in der Massenproduktion fortschrittlicher DRAM einsetzen, mit Ziel 2028 und der Sub-10-Nanometer-Generation 0a als wahrscheinlichem Kandidaten; SK hynix teilte Reuters mit, es prüfe eine Teilnahme am 12-Zoll-Maskenkonsortium und peile ebenfalls 2028 für High-NA in DRAM an.

Die Konvergenz zählt über das Angeberrecht hinaus. High-NA und das größere Maskenformat sind faktisch der nächste Wallgraben um die fortschrittliche Chipfertigung, und das zu einem Zeitpunkt, an dem China Ressourcen in den Aufbau eigener EUV-Fähigkeiten pumpt. Das nicht-chinesische Lager (ASML, Intel, TSMC und Samsung) definiert nun gemeinsam die Standards und die Infrastruktur für die Generation nach dem aktuellen EUV, was die Grenze für jeden, der noch die vorherige Stufe zu meistern versucht, um mehrere Jahre weiter außer Reichweite rückt.

Die Ökonomie, früh dran zu sein

Der Wert von Intels Vorsprung zeigt sich am einfachsten daran, was die Alternative kostet. Standard-EUV trägt die Industrie seit Mitte der 2010er Jahre, doch um es auf immer kleinere Strukturen zu treiben, braucht es Multi-Patterning: dieselbe Schicht in mehreren Durchgängen zu drucken, um die Auflösung zu erreichen, die eine einzelne High-NA-Belichtung schafft. Jeder zusätzliche Durchgang fügt Prozessschritte hinzu, erhöht das Defektrisiko, verlängert die Zykluszeit und verbraucht mehr der begrenzten Kapazität der Fab. Der Grund, warum nur Intel sich zu High-NA in Volumen verpflichtet hat, während TSMC bis 2030 wartet, ist, dass die Tools teuer und das umgebende Ökosystem unreif sind. Der Grund, warum Intel bereit ist, diesen Preis zu zahlen, ist, dass es versucht zu überholen statt mitzuhalten, eine Strategie, die nur funktioniert, wenn sich der technische Vorsprung in Fertigungsausbeute umsetzt, bevor die Konkurrenten eintreffen.

Diese Umwandlung ist nicht garantiert. Einen Scanner zuverlässig laufen zu lassen, ist eine andere Leistung als einen Prozess zu kommerziellen Raten auszubeuten, und Intels Fertigungs-Roadmap ist schon früher ins Rutschen geraten. Die Million-Wafer-Zahl besagt, dass Intel mehr operative Erfahrung mit dem Tool angesammelt hat als jeder andere; sie besagt noch nicht, dass diese Erfahrung einen Kostenvorteil hervorgebracht hat. Die kommenden Quartale (während Panther Lake und spätere 18A-Produkte hochfahren) werden zeigen, ob der Vorsprung real ist, an der einzigen Stelle, an der er zählt: in der Bilanz von Intel Foundry.

Die Maskenformat-Initiative erhöht den Einsatz weiter. Sollte die Industrie bis Anfang der 2030er auf 12-Zoll-Masken umstellen, wird der Übergang für alle teuer, und die Unternehmen, die den Standard mitgeschrieben haben, werden am besten aufgestellt sein, ihn zu verkraften. Intel hat drei Jahre lang mit wenig Gesellschaft für das größere Format argumentiert. TSMCs Entscheidung beizutreten übergibt Intel nicht den Markt, aber sie bestätigt die Wette, und sie bedeutet, dass die nächste Lithografie-Generation um einen Standard herum gebaut wird, den Intel mitdefiniert hat, statt um einen, der ihm aufgezwungen wird.

Die Kosten, der Erste zu sein

Nichts davon macht Intels übergreifende Lage bequem. Intel Foundry meldete im zweiten Quartal 2026 einen Umsatz von 5,76 Milliarden US-Dollar, ein Plus von 31 Prozent im Jahresvergleich, trug aber weiterhin einen operativen Verlust von 2,1 Milliarden US-Dollar, und CEO Lip-Bu Tan versucht weiterhin, externe Logikkunden im großen Stil zu gewinnen. AMDs Finanzchef Jean Hu nutzte eine Citigroup-Konferenz Anfang September, um zu sagen, AMD erwarte, TSMC als „unseren primären Lieferanten auf der Waferseite" zu behalten, womit sich eine Foundry-Gelegenheit schließt, um die Intel hatte konkurrieren wollen. Intels Aktie ist in diesem Jahr dennoch um mehr als 150 Prozent gestiegen, begünstigt durch die Entscheidungen von Nvidia und der US-Regierung, Anteile am Unternehmen zu erwerben, eine Erinnerung daran, dass Intels strategischer Wert für Washington teils genau auf dieser Art von Fertigungsfähigkeit beruht.

Der High-NA-Meilenstein ist somit am besten als Beleg denn als Punktestand zu verstehen. Er zeigt, dass Intel das fortschrittlichste Lithografie-Tool der Welt in bedeutendem Maßstab betreiben kann, dass das Tool wie angepriesen funktioniert und dass die dominierenden Akteure der Branche Intels Argument zum nächsten Maskenstandard akzeptiert haben. Ob sich das in ein profitables Foundry-Geschäft übersetzt, ist eine separate Frage, die weniger von der Physik als von den Kunden abhängt. Doch für ein Unternehmen, dessen Fab-Ambitionen weithin bezweifelt wurden, ist es angesichts einer Million Wafer High-NA-Erfahrung (und angesichts von Rivalen, die den von ihm vorangetriebenen Standard übernehmen) ungefähr das stärkste technische Argument, das Intel in diesem Quartal hätte vorbringen können.

Titelbild: ein Wafer eines Intel-Core-Prozessors der vierten Generation von Intel in Deutschland, via Wikimedia Commons, CC BY-SA 2.0.