Intel a traité un million de plaquettes High-NA, et ses rivaux viennent d'adopter son standard

Lors de la conférence SPIE Photomask Technology and EUV Lithography à Monterey, en Californie, Intel Foundry et ASML ont utilisé la même tribune pour avancer une affirmation inhabituellement précise : Intel a désormais traité plus d'un million de plaquettes de 300 millimètres sur les scanners EUV High-NA d'ASML. Selon les propres calculs d'ASML, cela représente environ les trois quarts de toutes les plaquettes High-NA que l'industrie entière a jamais exposées.

À lire aussi: La lithographie EUV expliquée : comment l'industrie des puces imprime à 13,5 nanomètres · Le chiffre d’affaires datacenter d’Intel bondit de 78 %, l’action chute de 28,58 %.

Le chiffre est cumulatif et délibérément large. Il inclut les travaux de recherche et développement d'Intel, les campagnes de certification d'outils et la production de volume, une distinction que l'annonce conjointe n'a pas cachée. Seules certaines de ces plaquettes sont des produits commerciaux, des couches sélectionnées sur un sous-ensemble de processeurs Intel Core Ultra série 3, nom de code Panther Lake, fabriqués sur le procédé 18A de l'entreprise. Même ainsi, ce jalon fait passer l'EUV High-NA d'une curiosité de laboratoire à quelque chose de plus proche d'un cheval de trait d'usine, et il est survenu au moment où les deux rivaux les plus proches d'Intel s'alignaient publiquement sur la direction qu'Intel pousse depuis plus de trois ans.

TechRadar a rapporté l'annonce aux côtés des propres chiffres d'ASML issus de la conférence SEMICON Taiwan plus tôt en septembre : les systèmes High-NA de la série EXE de l'entreprise avaient collectivement exposé plus de 1,35 million de plaquettes, avec dix systèmes en fonctionnement chez quatre clients et trois autres en cours d'expédition ou d'installation. La part d'Intel dans ce total équivaut à environ 74 pour cent.

Une machine qui coûte autant qu'une petite usine

L'EUV High-NA est l'étape suivante au-delà de la lithographie EUV standard qui définit la fabrication de puces de pointe depuis une décennie. L'« ouverture numérique élevée » désigne une ouverture plus grande qui capte davantage de lumière, ce qui permet à un scanner d'imprimer des motifs plus fins en une seule passe au lieu de fractionner une couche sur plusieurs expositions. C'est la promesse, et elle a un prix : les machines coûtent jusqu'à 350 millions de dollars pièce, et l'écosystème qui les entoure (masques, résines, métrologie et équipements de manipulation) doit être reconstruit pour l'optique plus grande.

La flotte d'Intel est petite et spécialisée. L'entreprise exploite deux systèmes de recherche ASML Twinscan EXE:5000 et au moins un scanner de production EXE:5200B, dont elle a été le premier client à l'installer et le certifier en 2025. L'EXE:5200B offre un débit de 175 plaquettes par heure en mode d'exposition unique et une précision de superposition de 0,7 nanomètre, ainsi qu'une meilleure disponibilité que l'outil d'origine. Le décompte cumulatif de plaquettes d'Intel, selon TechTimes, est passé d'environ 30 000 plaquettes fin février 2025 à plus d'un million en environ 19 mois.

Cette montée en puissance est la substance d'une affirmation qu'Intel a répétée et qui, jusqu'à présent, était quelque peu isolée : qu'elle est la seule entreprise à exploiter la lithographie High-NA sur un produit livré. Le communiqué conjoint avec ASML note que la superposition, le débit et la disponibilité répondaient aux attentes d'Intel Foundry, et que les produits 18A utilisant le High-NA pour des couches sélectionnées atteignaient ou dépassaient les performances obtenues avec la plateforme NXE plus ancienne d'ASML. Pour une entreprise qui a passé une bonne partie des dernières années à être donnée perdante dans la course à l'IA, l'avance en lithographie est l'un des rares avantages qu'elle peut invoquer et que ses concurrents ne peuvent pas égaler rapidement.

Le standard de masques est le vrai trophée

La nouvelle la plus lourde de conséquences est peut-être arrivée un jour plus tôt. Le 7 septembre, ASML et TSMC ont annoncé conjointement une initiative sectorielle visant à faire passer le format des photomasques du standard actuel de 6 pouces à un format de 12 pouces (6×12) conçu pour l'EUV High-NA. Le plan vise une ligne pilote de masques de 12 pouces d'ici 2031 et une pleine préparation de la lithographie High-NA pour la production de nœuds avancés d'ici 2033.

Pendant plus de trois ans, Intel avait mené cette campagne largement seule parmi les fabricants de logique à grand volume, travaillant avec ASML, les fournisseurs de masques, les éditeurs d'EDA et les entreprises de matériaux pour bâtir les normes et l'infrastructure qu'exigerait un format de masque plus grand. La participation officielle de TSMC change le calcul. Comme l'a formulé The Herald Business, le fabricant sous contrat dominant mondial s'est désormais publiquement engagé sur la même destination, un signal que le format de 12 pouces est nécessaire pour exploiter pleinement le High-NA sur les couches les plus denses à l'ère de l'IA, une conclusion qu'Intel avait tirée des années plus tôt.

Un masque plus grand peut sembler un détail incrémental. Il ne l'est pas. Un photomasque est le pochoir qui dessine une couche de circuits sur une plaquette; la taille de ce pochoir détermine quelle portion de l'agencement d'une puce peut être imprimée d'un coup. Le standard actuel de 6×6 pouces oblige les fabricants à « assembler » plusieurs expositions pour couvrir un champ complet, un contournement qui ajoute de la complexité et un risque de rendement. Passer au 6×12 supprimerait une grande partie de cet assemblage, mais exige de remplacer ou de modifier sensiblement les substrats de masques, les outils de dépôt et de gravure, les équipements d'inspection et de métrologie, les pellicules, les graveurs de masques, les systèmes de nettoyage et la robotique de manipulation dans toute la chaîne d'approvisionnement. La feuille de route actuelle d'ASML pour ses scanners EXE jusqu'en 2033 est conçue autour du format existant, et ni ASML ni Intel n'ont publiquement confirmé que les outils livrés peuvent être mis à niveau.

C'est pourquoi la signature de TSMC compte. Les standards ne se construisent que si les plus grands acheteurs les exigent, et TSMC est le plus grand acheteur. L'initiative fixe en effet une échéance pour que toute l'industrie des équipements converge, 2033 étant la première date à laquelle le standard pourrait commencer à remodèler l'économie de la production.

Trois feuilles de route, une direction

Les annonces ont dessiné la manière très différente dont les trois grands fabricants abordent la technologie. Intel est le plus avancé et utilise le High-NA en production aujourd'hui. TSMC a exposé des plans concrets pour appliquer le High-NA à la production de masse de procédés avancés à partir de 2030, un léger recul par rapport à un langage antérieur qui pointait vers 2029, et cohérent avec sa conviction déclarée que le multipatterning avec les outils EUV 0,33-NA existants peut porter sa feuille de route jusqu'à ses nœuds A13 et A12 vers 2029. Samsung, de son côté, a déclaré viser à être la première de l'industrie à appliquer le High-NA à la production de masse de DRAM avancée, avec 2028 pour cible, la génération 0a sous 10 nanomètres étant le candidat probable; SK hynix a déclaré à Reuters qu'il examine sa participation au consortium de masques de 12 pouces et vise aussi 2028 pour le High-NA en DRAM.

La convergence compte au-delà de la simple fanfaronnade. Le High-NA et le format de masque plus grand constituent, en effet, la prochaine douve autour de la fabrication avancée de puces, à un moment où la Chine déverse des ressources dans la construction de sa propre capacité EUV. Le camp non chinois (ASML, Intel, TSMC et Samsung) définit désormais conjointement les standards et l'infrastructure de la génération qui suit l'EUV actuel, ce qui repousse la frontière de plusieurs années hors de portée pour quiconque essaie encore de maîtriser l'étape précédente.

L'économie de l'arrivée précoce

La valeur de l'avance d'Intel se voit le plus facilement dans ce que coûte l'alternative. L'EUV standard porte l'industrie depuis le milieu des années 2010, mais le pousser vers des motifs toujours plus petits exige le multipatterning : imprimer la même couche en plusieurs passes pour atteindre la résolution qu'une seule exposition High-NA peut gérer. Chaque passe supplémentaire ajoute des étapes de procédé, accroît le risque de défauts, allonge le temps de cycle et consomme davantage de la capacité limitée de l'usine. La raison pour laquelle seul Intel s'est engagé sur le High-NA en volume, tandis que TSMC attend 2030, est que les outils sont chers et que l'écosystème environnant est immature. La raison pour laquelle Intel est prêt à payer ce prix est qu'il cherche à prendre de vitesse plutôt qu'à égaler, une stratégie qui ne fonctionne que si l'avance technique se convertit en rendement de fabrication avant l'arrivée des concurrents.

Cette conversion n'est pas garantie. Faire tourner un scanner de manière fiable est une réussite différente de celle consistant à obtenir un rendement de procédé à des taux commerciaux, et la feuille de route de fabrication d'Intel a déjà glissé par le passé. Le chiffre du million de plaquettes indique qu'Intel a accumulé plus d'expérience opérationnelle avec l'outil que quiconque; il ne dit pas encore que cette expérience a produit un avantage de coût. Les trimestres à venir (à mesure que Panther Lake puis les produits 18A montent en cadence) montreront si l'avance est réelle là où cela compte vraiment, dans le bilan d'Intel Foundry.

L'initiative sur le format de masques augmente encore les enjeux. Si l'industrie passe effectivement aux masques de 12 pouces au début des années 2030, la transition sera coûteuse pour tout le monde, et les entreprises qui ont contribué à écrire le standard seront les mieux placées pour l'absorber. Intel a passé trois ans à plaider pour le format plus grand, avec peu de soutien. La décision de TSMC de rejoindre ne livre pas le marché à Intel, mais elle valide le pari, et cela signifie que la prochaine génération de lithographie sera construite autour d'un standard qu'Intel a aidé à définir plutôt qu'imposé.

Le coût d'être premier

Rien de tout cela ne rend confortable la position globale d'Intel. Intel Foundry a enregistré 5,76 milliards de dollars de chiffre d'affaires au deuxième trimestre 2026, en hausse de 31 pour cent sur un an, mais supportait toujours une perte d'exploitation de 2,1 milliards de dollars, et son directeur général Lip-Bu Tan continue de chercher à gagner des clients de logique externes à grande échelle. Le directeur financier d'AMD, Jean Hu, a profité d'une conférence Citigroup début septembre pour dire qu'AMD s'attend à conserver TSMC comme « notre principal fournisseur côté plaquettes », fermant une opportunité de fonderie qu'Intel espérait disputer. L'action d'Intel s'est néanmoins envolée de plus de 150 pour cent cette année, aidée par les décisions de Nvidia et du gouvernement américain de prendre des participations dans l'entreprise, rappel que la valeur stratégique d'Intel pour Washington repose en partie sur exactement ce type de capacité de fabrication.

Le jalon High-NA se comprend donc mieux comme une preuve que comme un tableau de scores. Il montre qu'Intel peut exploiter l'outil de lithographie le plus avancé au monde à une échelle significative, que l'outil tient ses promesses, et que les acteurs dominants de l'industrie ont accepté l'argument d'Intel sur le prochain standard de masques. Savoir si cela se traduit en une activité de fonderie rentable est une question distincte, qui dépend moins de la physique que des clients. Mais pour une entreprise dont les ambitions de fonderie étaient largement mises en doute, être la seule à disposer d'un million de plaquettes d'expérience High-NA (et voir ses rivaux adopter le standard qu'elle a défendu) constitue à peu près l'argument technique le plus solide qu'Intel pouvait produire ce trimestre.

Image d'illustration : une plaquette de processeur Intel Core de quatrième génération par Intel in Deutschland, via Wikimedia Commons, CC BY-SA 2.0.